Minimización de Estados en Circuitos Incompletamente Especificados - Diseño Lógico - OpenFing

Cursos Actualizaciones FAQs Sobre el proyecto

Diseño Lógico

Teórico 2015
Práctico 2015

1
Clase Introductoria
2
Representación de la Información en Formato Digital (parte 1). Sistemas de Numeración. Aritmética Binaria
3
Representación de la Información en Formato Digital (parte 2). Complemento a 2. Punto Fijo. Punto Flotante.
4
Representación de la Información en Formato Digital (parte 3). Códigos, Distancia, Paridad, Hamming
5
Código de Hamming. Funciones Lógicas.
6
Funciones Lógicas. Álgebra de Boole
7
Simplificación de Funciones Lógicas. Mapas de Karnaugh
8
Mapas K de 5 y 6 Variables. Implementación NAND-NAND. Azares. Dispositivos MSI: Deco, MUX, Tristate
9
Dispositivos MSI: Codificadores, Comparadores, Sumadores, ALU. Memorias ROM, Estructura Interna de una ROM. Dispositivos Lógicos Programables
10
Introducción Circuitos Secuenciales. Flip-Flop SR. Reloj. Sincronización. Tipos de FF: D, JK, T
11
FF Maestro Esclavo, Sensible al Flanco. Tiempos: Setup, Hold. Entradas Asíncronas. Registros, Registros de Desplazamiento. Modo Reloj, Ejemplo de Análisis
12
Modo Reloj. Ejemplos de Análisis y Diseño con FF-D y FF-JK
13
Minimización de Estados
14
Minimización de Estados en Circuitos Incompletamente Especificados
15
Contadores. Lenguajes de Especificación Hardware (RTL)
16
RTL: Definición del Lenguaje
17
RTL: Ejemplo de Diseño
18
RTL: Buses. Memoria RAM. Ejemplo RTL: Ej5 Repartido 'Repaso 2'
19
Circuitos Secuenciales Modo Nivel
20
Eliminación de Carreras. Ejemplo Modo Nivel: Diseño de un FF-D Sensible al Flanco de Subida (parte 1)
21
Clase 21 - Ejemplo Modo Nivel: Diseño de un FF-D Sensible al Flanco de Subida (parte 2). Ejemplo RTL: Exámen Feb 99
22
Ejemplo RTL: Repartido Repaso 2, ej. 2 (parte 2). Práctico 9, ej 9 (mencionado en el video como ej. 9 del repartido repaso 2) (parte 1)
23
Ejemplo RTL: Práctico 9, ej 9 (parte 2)
24
Modo Reloj. Práctico 8, ej 1 (mencionado en el video como el ej. 6 del repartido de repaso 2)
25
Modo Nivel: Examen Diciembre 2011: Problema 1
26
Examen Diciembre 2011: Ejercicio 1 y 2 - Examen Diciembre 2010: Ejercicio 1 y 2

Minimización de Estados en Circuitos Incompletamente Especificados

Compartir

×

Iniciar en:

Terminar en:

16/10/2015 Ver más

Docente

Juan Pablo Oliver

Instituto

Ingeniería Eléctrica

Transcripción

Buscar en la transcripción

Cargando transcripción...

Todo el contenido de OpenFing es Creative Commons.