Diseño Lógico

Clase Introductoria

Representación de la Información en Formato Digital (parte 1). Sistemas de Numeración. Aritmética Binaria

Representación de la Información en Formato Digital (parte 2). Complemento a 2. Punto Fijo. Punto Flotante.

Representación de la Información en Formato Digital (parte 3). Códigos, Distancia, Paridad, Hamming

Código de Hamming. Funciones Lógicas.

Funciones Lógicas. Álgebra de Boole

Simplificación de Funciones Lógicas. Mapas de Karnaugh

Mapas K de 5 y 6 Variables. Implementación NAND-NAND. Azares. Dispositivos MSI: Deco, MUX, Tristate

Dispositivos MSI: Codificadores, Comparadores, Sumadores, ALU. Memorias ROM, Estructura Interna de una ROM. Dispositivos Lógicos Programables

Introducción Circuitos Secuenciales. Flip-Flop SR. Reloj. Sincronización. Tipos de FF: D, JK, T

FF Maestro Esclavo, Sensible al Flanco. Tiempos: Setup, Hold. Entradas Asíncronas. Registros, Registros de Desplazamiento. Modo Reloj, Ejemplo de Análisis

Modo Reloj. Ejemplos de Análisis y Diseño con FF-D y FF-JK

Minimización de Estados

Minimización de Estados en Circuitos Incompletamente Especificados

Contadores. Lenguajes de Especificación Hardware (RTL)

RTL: Definición del Lenguaje

RTL: Ejemplo de Diseño

RTL: Buses. Memoria RAM. Ejemplo RTL: Ej5 Repartido 'Repaso 2'

Circuitos Secuenciales Modo Nivel

Eliminación de Carreras. Ejemplo Modo Nivel: Diseño de un FF-D Sensible al Flanco de Subida (parte 1)

Clase 21 - Ejemplo Modo Nivel: Diseño de un FF-D Sensible al Flanco de Subida (parte 2). Ejemplo RTL: Exámen Feb 99

Ejemplo RTL: Repartido Repaso 2, ej. 2 (parte 2). Práctico 9, ej 9 (mencionado en el video como ej. 9 del repartido repaso 2) (parte 1)

Ejemplo RTL: Práctico 9, ej 9 (parte 2)

Modo Reloj. Práctico 8, ej 1 (mencionado en el video como el ej. 6 del repartido de repaso 2)

Modo Nivel: Examen Diciembre 2011: Problema 1

Examen Diciembre 2011: Ejercicio 1 y 2 - Examen Diciembre 2010: Ejercicio 1 y 2