Cursos Actualizaciones FAQs Sobre el proyecto

Introducción a los Microprocesadores

Interrupciones. Niveles de privilegio. Registros de Control y Status (CSR) en arquitectura Risc-V

07/05/2025

Teórico 2025 Práctico 2025 Teórico 2015
1
Introducción
2
Arquitecturas de conjunto de instrucciones (ISA) y arquitectura Risc-V
3
Repertorio de Instrucciones
4
Subrutinas, stack, niveles de privilegio, overflow, if-then, if-then-else
5
Lenguajes, Ciclo de desarrollo, Lenguaje ensamblador
6
Proceso de ensamblado, ejemplo de ensamblado a mano
7
Buses. Bus AMBA APB
8
Sistema mínimo
9
Stack, subrutinas, Application Binary Interface (ABI), consultas frecuentes Lab 1
10
Decodificación, Métodos de E/S, Puertos de E/S, Handshake
11
Repaso, Ejemplo Handshake, Polling, Uso de PSTRB Para Escritura de a byte en Puertos
12
Demo Handshake observando formas de onda. SoCs, microcontroladores, pipeline
13
Interrupciones. Niveles de privilegio. Registros de Control y Status (CSR) en arquitectura Risc-V
14
Interrupciones en Risc-v Privileged Architecture
15
Interrupciones. Manejo de prioridades
16
Periféricos programables e interrupción de Timer

Todo el contenido de OpenFing es Creative Commons.