Interrupciones en Risc-v Privileged Architecture - Introducción a los Microprocesadores - OpenFing

Cursos Actualizaciones FAQs Sobre el proyecto

Introducción a los Microprocesadores

Teórico 2026
Teórico 2025
Práctico 2025
Teórico 2015

1
Introducción
2
Arquitecturas de conjunto de instrucciones (ISA) y arquitectura Risc-V
3
Repertorio de Instrucciones
4
Subrutinas, stack, niveles de privilegio, overflow, if-then, if-then-else
5
Lenguajes, Ciclo de desarrollo, Lenguaje ensamblador
6
Proceso de ensamblado, ejemplo de ensamblado a mano
7
Buses. Bus AMBA APB
8
Sistema mínimo
9
Stack, subrutinas, Application Binary Interface (ABI), consultas frecuentes Lab 1
10
Decodificación, Métodos de E/S, Puertos de E/S, Handshake
11
Repaso, Ejemplo Handshake, Polling, Uso de PSTRB Para Escritura de a byte en Puertos
12
Demo Handshake observando formas de onda. SoCs, microcontroladores, pipeline
13
Interrupciones. Niveles de privilegio. Registros de Control y Status (CSR) en arquitectura Risc-V
14
Interrupciones en Risc-v Privileged Architecture
15
Interrupciones. Manejo de prioridades
16
Periféricos programables e interrupción de Timer
17
Comentarios Laboratorio 2. Handshake e interrupción Timer (Ex 2014-02, ej. 1 modificado): hardware y seudocódigo.
18
Diseño de sistema completo. Enfoque como máquina de estados.
19
Ejemplo registrador de perturbaciones (cont.)
20
Bloque de control de una CPU sencilla
21
Hojas de datos. Requerimientos y retardos. Análisis de tiempos hardware
22
Resolución problema de examen
23
Mejoras en microprocesadores avanzados: distintas formas de paralelismo, caché, memoria virtual
24
Problema de examen: controlador de lavarropas. Planteo, hardware, diseño (seudocódigo) de todo el software

Interrupciones en Risc-v Privileged Architecture

Compartir

×

Iniciar en:

Terminar en:

09/05/2025 Ver más

Docente

Julio Perez

Instituto

Ingeniería Eléctrica

Transcripción

Buscar en la transcripción

Cargando transcripción...

Todo el contenido de OpenFing es Creative Commons.